Multiplexer (Sistem Komputer)

Multiplexer

Multiplexing adalah mengirimkan informasi yang besar menjadi jumlah yang lebih kecil. Berdasarkan hal tersebut digital multiplexer berarti rangkaian kombinasi yang menyeleksi satu dari sekian banyak informasi biner dan hanya menghasilkan satu garis output. Oleh karena itu multiplexer disebut juga sebagai data selector. Pemilihan satu input ini menggunakan garis seleksi yang berlambang S. Jika terdapat 2n input maka terdapat n garis seleksi.
Mari kita coba membuat 4×1 multiplexer, terdapat 4 input maka ada berapa n? 2n=4, maka nilai n yang sesuai adalah 2, jadi terdapat 2 seleksi. Multiplexer biasanya disebut MUX, perhatikan diagram blok multiplexer di bawah ini:

Gambar 1. Diagram blok 4×1 multiplexer

Misalkan inputnya berupa I0,I1,I2,I3 dengan garis seleksi S0 dan S1 dan outputnya Y. Selanjutnya kita membuat tabel kebenaran, tapi khusus untuk multiplexer variabel inputnya tidak ditulis melainkan hanya garis seleksinya saja yaitu S0 dan S1. Dengan dua garis seleksi maka ada berapa kombinasi yang diperoleh? Karena biner maka 2 dipangkat dengan banyaknya garis seleksi, yaitu 22=4 kombinasi. Tabel kebenarannya menjadi:

Tabel 1. Tabel kebenaran 4 input multiplexer

Ingat I0 bernilai desimal 0, begitu seterusnya sampai I3 bernilai 3. Jadi pada garis seleksi S0=0,S1=0 maka desimal dari garis seleksi ini adalah S0:20×0=0,S1=21×0=0 maka S0+S1=0+0=0. Jadi input yang bernilai 0 adalah I0, oleh karena itu outputnya adalah I0. Kita coba S0=1,S1=0 maka S0:20×1=1,S2:21×0=0 maka S0+S1=1+0=1. Input yang bernilai decimal 1 adalah I1 maka nilai di output Y adalah I1. Langkah ini terus dilakukan sampai ke kombinasi terakhir, akhirnya tabel kebenaran dari 4×1 MUX adalah:

Tabel 2. Tabel kebenaran 4×1 MUX

Dari tabel kebenaran di atas, kita dapat menuliskan fungsi Booleannya untuk output Y. Dipilih bentuk perkalian jumlah (ekspansi sukumin), maka yang bernilai 0 akan dikomplemenkan. Untuk kombinasi pertama, S0 dan S1 bernilai 0 maka bagian pertama outputnya adalah I0S′0S′1, begitu seterusnya sehingga persamaan Booleannya menjadi:

Y=I0S′0S′1+I1S0S′1+I2S′0S1+I3S0S1
Dari persamaan di atas, selanjutnya kita gambar rangkaian gerbang logikanya. Perhatikan rangkaian berikut ini: